Avec une densité de transistors et une efficacité énergétique en augmentation drastique, le nombre d'E/S devient le facteur limitant sur les puces côté fabrication des wafers. L'industrie des semi-conducteurs travaille sur différentes solutions pour surmonter la nécessité de réduire davantage les tailles de pastilles et de pas pour augmenter le nombre d'E/S. Par exemple, du côté back-end, la liaison hybride permet désormais l'interconnexion directe de pad à pad dans les chiplets et est devenue l'une des techniques les plus importantes pour améliorer encore les performances de l'appareil sans réduire davantage la taille du nœud. L'architecture TELICA, associée à des concepts de vision minimisant le besoin de mouvements aveugles, a prouvé sa capacité à répondre à l'exigence de précision locale de la liaison hybride ± 100 nm à un débit de 2 kUPH.
TELICA est disponible avec une ou deux poutres portiques travaillant en parallèle. Deux variantes standards sont disponibles : la variante 1 pour les Wafer Level Packages (WLP) avec des courses de X410 x Y445 x Z30 mm et la variante 2 pour les Panel Level Packages (PLP) avec des courses de X750 x Y800 x Z30 mm.
TELICA introduit une nouvelle approche de la métrologie réduisant ainsi considérablement les erreurs d'Abbé ainsi que le déséquilibre de positionnement relatif entre l'outil de traitement et le substrat. Les codeurs multidimensionnels garantissent une grande précision de positionnement tandis que les moteurs refroidis à l'eau autorisent des cadences de travail extrêmes.
Couplée aux contrôleurs de pointe AccurET d’ETEL, la plate-forme TELICA bénéficie de nombreuses fonctionnalités de contrôle, telles que: temps de stabilisation nul, contrôle non linéaire, filtres avancés de régulation et de trajectoire, synchronisation complète de tous les axes de l'ordre de quelques nanosecondes, un algorithme de contrôle spécifique du gantry, une cartographie multidimensionnelle, une capacité de déclenchement avancées basées sur la position réelle cartographiées, un outils de diagnostic avancé et d'identification du système pour une optimisation du contrôle.
